力成先進技術集中台灣 深耕面板級扇出型封裝

（中央社記者鍾榮峰新竹25日電）力成董事長蔡篤恭表示，竹科三廠深耕面板級扇出型封裝，可因應2020年到2030年封裝製程需求，力成先進封裝技術集中在台灣，可扮演半導體異質整合的角色。

力成今天上午舉行竹科三廠動土典禮，投資總額達新台幣500億元，預計2020年上半年完成，將於2020年下半年裝機量產，未來可新增3000多個工作機會。

蔡篤恭指出，力成在全球擁有1.8萬名員工，其中1.5萬名集中在台灣。公司深耕面板級扇出型封裝FOPLP（Fan-Out Panel-Level Packaging），將改變未來封裝產業，透過扇出型封裝可進行異質整合IC。竹科三廠新封裝產能可因應2020年到2030年新形態封裝製程需求。

他指出，若半導體摩爾定律要延續下去，必須要考慮新的封裝技術，竹科三廠可因應未來半導體封裝測試技術的整合要求。

力成指出，竹科三廠新廠生產線大約每月5萬片，約當12吋晶圓15萬片。力成先進封裝技術都集中在台灣。

對於力成未來的角色，蔡篤恭指出，力成不僅單只是記憶體封測公司，在物聯網趨勢下，各種應用都需要記憶體，未來趨勢是記憶體扮演半導體異質整合的角色。

對於力成與晶圓代工廠的關係，蔡篤恭指出，雙方並非競爭關係，而是在新的科技趨勢下，力成在封裝領域進行轉型。

從客戶型態來看，蔡篤恭表示，過去封裝測試客戶型態多屬於IC設計廠商，系統級封裝會把各種不同IC整合在一起，未來客戶型態也會轉型到系統端。

力成技術長方立志指出，目前力成已在部分電源管理IC產品採用扇出型封裝製程，近期已經小量生產，未來扇出型封裝也可應用在處理器搭配記憶體、處理器加上驅動IC、或是處理器整合感測元件或通訊元件等。

力成指出，竹科三廠深耕面板級扇出型封裝製程，布局扇出型系統單晶片SoC封裝（FO SoC）以及Virtual SoC系統級封裝（SiP）。

力成表示，面板級扇出型封裝技術可提供SiP解決方案，相關技術有2項特色，其一是封裝內的晶片間，以極細的線路連結，線寬／線距可以達到2um／2um（微米），能將不同晶片靠近排列，提升效能，適用在高頻寬需求產品的SiP封裝製程。另外一個特色是製程採用面板等級的大尺寸工作平台（Panel Level）。（編輯：黃國倫）1070925

本網站之文字、圖片及影音，非經授權，不得轉載、公開播送或公開傳輸及利用。