半導體封裝失效分析 蔡司研發3D X光成像方案

（中央社記者鍾榮峰台北13日電）半導體產業透過3D晶片堆疊及其他封裝規格，發展新封裝方法和測試方式。蔡司（ZEISS）研發3D X光成像方案，支援2.5D或3D及扇出型晶圓級封裝失效分析。

半導體產業逼近CMOS微小化極限，封裝必須協助彌補效能落差。因應生產體積不斷縮小、運算速度更快的元件，滿足低功耗需求，半導體產業藉由3D晶片堆疊及其他新封裝規格，發展出新封裝方法。

不過，業界人士指出，這也產生日趨複雜的封裝架構、新的製程挑戰以及日漸升高的封裝失效風險。失效的位置通常深藏在複雜的3D結構內部，傳統的視覺化失效定位方法，逐漸失去效益，新的檢測方式必須有效辨識、並判定先進封裝失效的原因。

例如光學與光電大廠蔡司研發3D X-ray成像方案，可針對埋藏在完整的先進封裝3D架構中的電路板與其缺陷，呈現次微米與奈米級的3D影像，在進行物理失效分析（PFA）之前，提供失效位置的資訊，可支援2.5D或3D及扇出型晶圓級封裝（FOWLP）等各種半導體封裝的失效分析。

相關方案可把導致封裝層級失效的缺陷圖像化，例如凸塊或微凸塊的裂痕、銲料潤濕（solder wetting）或矽穿孔（TSV）形成的孔洞等，在進行物理失效分析之前，繪製出各種缺陷的3D圖像，以減少人為的瑕疵，並透過剖面圖確定方向，提升失效分析的成功率。（編輯：郭萍英）1080313

本網站之文字、圖片及影音，非經授權，不得轉載、公開播送或公開傳輸及利用。