EUV設備耗電高？ASML：先進製程晶片導入後可簡化工序降低用電

（中央社記者張建中台北6日電）艾司摩爾的EUV設備為半導體先進製程的關鍵設備，卻有高耗電疑慮。艾司摩爾強調，EUV技術可簡化製程工序，有助降低生產晶圓的用電量，估計2029年使用ASML微影技術生產晶圓每使用100度電，將為整體製程節省200度電。

艾司摩爾（ASML）今天分享新一代高數值孔徑極紫外光（High NA EUV）微影技術，表示透過採用新的光學元件，將數值孔徑從0.33提升至0.55，將提供更高的成像解析度，讓晶片製造商可以在同樣單位面積的晶片上實現較現今高出2.9倍的電晶體密度；且成像對比度較EUV提高40%，可大幅降低成像缺陷。

艾司摩爾High NA EUV產品管理副總裁史托姆斯（Greet Storms）說，客戶透過導入High NA EUV，將可減少量產邏輯和記憶體晶片的製造工序，降低製程缺陷、成本和生產週期。High NA EUV將與EUV在設計方面有通用性，可降低客戶的導入風險和研發成本。

艾司摩爾High NA EUV微影系統已於去年底開始陸續出貨，每小時可曝光超過185片晶圓，將支援2奈米以下邏輯晶片及具有相似電晶體密度的記憶體晶片量產。

史托姆斯說，ASML現在所有客戶未來也會是High NA EUV的客戶，並已下訂單，ASML將與客戶緊密合作，預計2026年會邁向量產。

針對外界對於能耗的疑慮，艾司摩爾指出，先進製程晶片製造導入EUV技術可簡化製程工序、減少光罩數量，達到產能和良率提升，並進而降低生產晶圓的用電量。

據估計，至2029年在先進製程中導入艾司摩爾EUV和High NA EUV微影系統，生產晶圓每使用100度電，將可為整體製程節省200度電。

艾司摩爾強調，不斷致力透過研發創新降低能源消耗，並透過與客戶密切合作，在提高生產力的同時，減少製造每片晶圓所產生的能耗。自2018年至2023年，EUV曝光每片晶圓的能耗減少近40%，預計2025年再減少能耗約30%至35%。（編輯：張良知）1130906

本網站之文字、圖片及影音，非經授權，不得轉載、公開播送或公開傳輸及利用。