台積電首推奈米片架構2奈米製程 2025年量產

（中央社記者張建中新竹17日電）台積電北美技術論壇今天登場，首度推出採用奈米片電晶體架構的2奈米製程，將於2025年量產。

台積電北美技術論壇連續2年以線上方式舉行，今年於美國加州聖塔克拉拉市恢復舉辦實體論壇，為接下來幾個月陸續登場的全球技術論壇揭開序幕。北美技術論壇同時設置創新專區，聚焦台積電新興客戶的成果。

台積電總裁魏哲家在線上論壇表示，身處快速變動、高速成長的數位世界，對於運算能力與能源效率的需求較以往更快速增加，為半導體產業開啟前所未有的機會與挑戰。

魏哲家說，值此令人興奮的轉型與成長之際，台積電在技術論壇揭示的創新成果彰顯了台積電的技術領先地位，以及支持客戶的承諾。

台積電會中首度推出採用奈米片電晶體架構的2奈米製程技術，在相同功耗下，2奈米的速度較3奈米增快10%至15%，若在相同速度下，功耗降低25%至30%。

除了行動運算的基本版本，台積電表示，2奈米製程技術平台也涵蓋高效能版本及完備的小晶片整合解決方案。2奈米預計於2025年開始量產。

台積電的3奈米製程技術將於今年下半年量產，將搭配創新的FINLEX架構，提供晶片設計人員多樣化的標準元件選擇。包括支援超高效能、最佳功耗效率與電晶體密度及平衡兩者的高效效能。

台積電並擴大超低功耗平台，正在開發N6e技術，主要提供邊緣人工智慧及物聯網裝置所要求的運算能力及能源效率。N6e將以7奈米製程為基礎，邏輯密度可望較上一代的N12e多3倍。N6e平台涵蓋邏輯、射頻、類比、嵌入式非揮發性記憶體、以及電源管理IC解決方案。

至於三維矽晶堆疊解決方案3DFabric，台積電展示客戶推出的兩項突破性創新，1項是以SoIC為基礎的中央處理器，採用晶片堆疊於晶圓之上（Chip-on-Wafer，CoW）技術來堆疊三級快取靜態隨機存取記憶體。

另一項是創新的智慧處理器，採用晶圓堆疊於晶圓之上（Wafer-on-Wafer，WoW）技術堆疊於深溝槽電容晶片之上。

台積電表示，支援CoW及WoW的7奈米晶片已經量產，5奈米技術支援預計於2023年完成。為滿足客戶對於系統整合晶片及其他3DFabric系統整合服務需求，首座全自動化3DFabric晶圓廠預計於2022年下半年開始生產。（編輯：楊凱翔）1110617

本網站之文字、圖片及影音，非經授權，不得轉載、公開播送或公開傳輸及利用。